검색결과
-
과기정통부, 반도체 첨단 패키징 기술 개발을 위한 간담회 개최과학기술정보통신부(과기정통부)가 11월 30일 LG이노텍에서 반도체 첨단 패키징용 기판 연구를 살펴보고, 산·학·연 전문가들이 참여하는 간담회를 개최했다. 이는 내년에 새롭게 추진할 반도체 첨단 패키징 관련 연구개발(R&D)사업에 대한 의견 수렴을 위해 개최되었으며, LG이노텍을 방문하여 현장 의견을 수렴했다. 간담회는 LG이노텍에서 반도체 기판 연구 현황과 계획을 발표하며 반도체 첨단 기판 관련 원천기술 확보의 중요성을 강조했다. 이에 관해 과기정통부는 내년 '첨단패키징 관련 원천기술 확보를 위한 R&D, 인력양성, 국제협력' 사업을 1,000억원 이상 투입할 계획이라고 밝혔다. 참고로, 반도체 패키징은 반도체 칩이 한 패키지에 통합되어 다양한 기능을 수행하도록 만드는 기술 분야이다. 반도체 칩을 보호하고 작동 회로를 최적화하여, 최신 전자제품 내 작지만 강력한 기능을 수행하도록 돕는 중요한 기술이 되고 있다. 위 기술은 전자 제품의 성능 향상은 물론 정확성 향상, 초소형 디자인 및 다양한 기능 통합에 기여하고 있다. 내년에는 3D 적층, 고효율·미세피치 패키징, 고방열 패키징 등 첨단패키징 분야에 초점을 맞춘 신규사업을 추진하며, 석·박사급 전문인력 양성도 병행할 예정이다. 간담회에서는 또한 세계 최고 수준에 도달하기 위한 국내 첨단패키징 기술의 발전 방향을 주제로 자유토론이 진행되기도 했다. 간담회에서 논의된 내용과 건의사항 등은 내년 과기정통부 사업에 반영될 예정이다. 이종호 장관은 "첨단 패키징은 반도체 미세화에 대응하는 핵심기술로, 이미 다른 국가들이 그 중요성을 인식하고 투자 중"이라며 "차세대 유망기술에 대한 적극적 투자로 반도체 기술경쟁력을 향상시킬 것"이라 강조했다.
-
미국, 30억 달러 투자로 최첨단 반도체 패키징 생태계 구축볼티모어에서 열린 행정부 발표에서 바이든-해리스 행정부는 최첨단 반도체 제조의 핵심 기술인 첨단 패키징 분야에 대한 미국의 역량을 강화하겠다는 새로운 비전을 공개했다. 이 발표는 Morgan State University에서 열린 행사에서 Laurie E 미국 상무부 장관 겸 NIST(National Institute of Standards and Technology) 국장의 발언으로 전해졌다. 로카시오 국장은 미국 상무부의 CHIPs 프로그램을 설명하며, 약 30억 달러 규모의 자금이 국가 고급 패키징 제조 프로그램을 지원하는 데 사용될 것이라고 밝혔다. 이 프로그램은 대통령의 미국 투자 계획의 일환으로, 혁신을 촉진하고 미국을 반도체 제조 분야의 선두주자로 만드는 데 기여할 것으로 기대된다. 로라 와이스 CHIPS 연구개발 책임자는 "미국이 10년 안에 세계에서 가장 정교한 칩을 제조하고 패키징 할 것을 상상하고 있다"고 말했다. NIST 책임자로리 E 로카시오는 "이는 자립적이고 수익성이 높으며 환경적으로 건전한 대량의 고급 패키징 산업을 후원하고, 시장 자립성을 가속화하기 위한 연구를 수행하는 것”이라고 덧붙였다. 이번 프로그램은 세계에서 가장 발전된 기술을 갖춘 반도체 제조 시설을 구축하고 미국의 기술 리더십과 경제 안보를 강화하기 위한 것이다. 약 30억 달러 규모의 자금이 새로운 기술 검증, 미국 고급 패키징 파일럿 시설, 인력 교육 프로그램, 재료, 장비, 도구 및 프로세스, 칩셋 생태계, 테스트 및 신뢰성 등에 사용될 예정이다. 이러한 프로그램은 NAPMP(National Advanced Packaging Manufacturing Program)의 일환으로, 미국의 고급 패키징 기술 개발을 지원하여 미국이 반도체 생태계에서 선두를 유지하고 유관 기업들을 유치하는 데 기여할 것으로 기대된다.
-
국표원, 전자조립기술 국제표준화 위원회 회의 개최반도체 제품 제작의 핵심인 전자조립기술 분야에서 우리나라 주도로 국제표준이 제정되고 신규 국제표준도 제안된다. 전자조립기술은 개인용 스마트폰부터 고성능 인공지능 컴퓨팅 장비에까지 쓰임새가 다양해 우리 기업의 글로벌 시장 확대가 기대된다. 산업통상자원부 국가기술표준원은 미국, 독일, 일본, 중국 등 9개 회원국 50여 명의 표준 전문가가 참가한 가운데 전자조립기술 국제표준화 위원회(IEC/TC 91) 회의를 6일부터 5일간 제주 오션스위츠 호텔에서 개최한다. 전자조립기술 분야는 반도체 칩(Chip)과 부품의 패키징, 인쇄회로기판(PCB) 소재 및 접합 기술 등 다양한 범위를 포함한다. 이번 국제회의에서는 우리나라가 개발한 ‘캐비티(부품접합용 홈) 기판 설계 기술’ 국제표준안에 대한 후속 논의가 진행된다. 이 표준안은 반도체 패키지 소형화를 위해 기판에 홈(Cavity)을 형성하는 기술이다. 현재 국제표준 최종 승인 단계이며 국제표준으로 발간되면 관련 기술의 상용화를 앞둔 우리 기업의 시장 확대에도 기여할 것으로 보인다. 또한 우리나라는 ‘레이저 접합 기술’ 신규 국제표준안도 제안한다. 제안된 표준안은 전자부품과 인쇄회로기판을 접합하기 위한 레이저의 주사시간 및 강도에 대한 기준을 담고 있다. 최근 전자제품은 작고 가벼워짐에 따라 초소형 반도체 칩에 대한 요구가 증가하고 있는 상황이다. 레이저 접합 기술은 기판 전체를 가열하는 전통 방식 대비 레이저를 활용하여 휨(warpage)과 에너지 손실을 줄일 수 있는 기술로 평가된다. 표준안은 향후 관련 기술위원회 회원국 2/3 이상의 찬성으로 승인되며 표준개발 논의가 진행된다. 진종욱 국가기술표준원장은 “전자조립기술은 일상생활의 개인용 스마트폰부터 고성능 인공지능 컴퓨팅 장비에까지 그 쓰임새가 크고 다양하다”며 “우리 기업의 글로벌 시장 확대를 위해 폭넓은 국제표준화 활동이 이루어질 수 있도록 적극 지원하겠다”고 전했다.
-
ETRI, 반도체 패키징분야 신소재 기술 최초개발국내 연구진이 최첨단 반도체 개발의 키를 쥐고 있는 패키징(Packaging) 분야의 핵심원천 신소재 기술개발에 성공했다. 한국전자통신연구원(ETRI)은 자체 보유한 나노 소재기술을 이용해 세계최초로 반도체 공정에 꼭 필요한 신소재를 개발해 냈다. 특히 본 기술은 기존 일본이 보유한 기술 대비 95% 전력 절감이 가능한 획기적인 반도체 칩렛 패키징 기술이다. 공정단계도 기존 9단계를 3단계로 대폭 줄였다. 연구진이 개발한 95% 절전 첨단 반도체 칩렛 패키징 기술은 반도체 웨이퍼에 연구원이 개발한 신소재인 비전도성 필름(NCF)을 붙인 후 타일처럼 생긴 칩렛에 면 레이저를 조사(照射)해 경화하는 총 3단계로 이뤄진다. 기존기술로는 칩렛 집적기술이 요구하는 수십 마이크로미터(㎛) 크기의 칩간 연결통로라 할 수 있는 접합부의 세척 불가능, 상온에서 접합의 필요성 등이 적용하기 어렵다는 단점도 있었다. 하지만, 연구진은 독자적으로 개발해낸 나노소재 설계기술과 나노신소재를 활용해 20여년 핵심원천기술 연구 끝에 기술 확보에 성공했다. 연구진이 개발에 성공한 핵심 신소재는 고분자 필름으로 만들었다. 10~20㎛두께의 에폭시 계열 소재에 환원제 등이 첨가된 나노소재이다. 본 소재에 레이저를 쏘면 반도체 후공정(패키징)의 단계에서 세척, 건조, 도포, 경화 등에 이르는 전 단계를 해결한다. 따라서 ETRI가 개발에 성공한 본 나노 신소재는 소재가 갖는 특수성으로 인해 반도체 후공정에 필요한 접합소재 역할과 각 단계에 이르는 소재 특징을 갖고 있는 셈이다. ETRI 연구진은 첨단 칩렛 집적과 마이크로 LED 전사·접합 공정에 적용해 기술의 확장성과 응용성을 확대할 예정이다. 해당 기술은 향후 반도체 디스플레이 업체가 필요로 하는 저전력·친환경 공법에 본 기술이 해답을 제공할 수 있을 것이다. ETRI 이일민 창의원천연구본부장은 “최근 ESG 경영이 반도체 디스플레이 업계의 화두이고 산업계에 친화적인 저전력 신공법을 누가 먼저 개발하느냐가 사활이 걸린 문제로 본 기술은 파급효과가 매우 큰 기술이다”고 말했다. ETRI은 그간 일본 소재와 장비 기술에 대한 의존도가 높았던 첨단 반도체 패키징, 마이크로 LED 디스플레이 분야에서 독자 기술을 개발해냈다는 사실을 강조했다. 더불어 앞으로 기술 격차를 좁혀가며 저전력, 친환경 등 새로운 시장에서의 원천 기술 상용화를 위해 노력하겠다고 밝혔다.
-
KTC, ‘경기반도체 혁신네트워크’ 업무협약 체결한국기계전기전자시험연구원(KTC)은 경기 지역 주력산업인 반도체 산업의 혁신성장을 위해 중소벤처기업부 경기지방중소벤처기업청, 경기도 등 34개 기관이 참여하는 ‘경기반도체 혁신네트워크’ 구축 업무협약을 18일 체결했다고 밝혔다. 경기 반도체산업을 육성하기 위해 추진되는 혁신네트워크에는 국내 시험인증기관 가운데 유일하게 참여하는 KTC를 포함해 경기중기청, 경기도, 경기 기초 지자체, 한국반도체산업협회, 한국팹리스산업협회, 한국PCB&반도체패키징산업협회, 지역혁신기관·대학·연구소 등이 참여한다. 협약기관은 ▲혁신 네트워크 협의체 운영 ▲정책사업 연계지원 등 반도체기업 육성 프로젝트 공동 추진 ▲기업 현장 애로 발굴 및 인력양성 공동 대응 ▲지원성과 제고를 위한 실적 및 우수사례 공유 등 경기 반도체 중소벤처기업 혁신성장을 위한 필요 사항에 대해 상호 협력해 나아가기로 했다. KTC는 시스템반도체 글로벌 시장규모가 2021년 2640억달러에서 2025년 3390억달러에 이를 것으로 전망된다고 언급했다. 또한 국내 시장 규모 또한 2021년 99억달러에서 2025년 127억달러로 증가할 것으로 예측된다고 설명했다. 이어 자율주행차 시장이 증가함에 따라 시스템반도체의 수요 또한 급증할 것으로 예상된다고 전했다. 내연기관 차에서 300개, 전기차에서 1000개가 필요한 시스템 반도체가 자율주행차량에는 무려 2000개나 필요하기 때문이다. 이에 반도체 분야 기업은 수출 확대를 위해 노력하고 있으나 지난해 8월 제정된 미국의 반도체 지원법(CHIPS Act) 등 급변하고 있는 자국 우선주의 무역산업정책으로 인해 반도체 분야 기업은 수출에 어려움을 겪고 있다. KTC는 경기 반도체 중소벤처기업의 수출 무역기술장벽(TBT) 허들을 낮춰주기 위해 신제품‧신기술 개발 컨설팅 제공, 해외 인증 취득 등을 지원할 예정이다. 또한 9월 전 기관이 참여하는 혁신네트워크 전체 회의에서 반도체 관련 주요 현안, 이슈, 정책을 공유하고 11월에는 규제 애로 해소를 위해 찾아가는 현장간담회에 참석한다. 한편 KTC는 국내 최대 전기·전자·기계 제품 분야 표준개발협력기관(COSD)이다. 디스플레이, 배터리, 미래 모빌리티, 로봇/AI부터 바이오 분야까지 반도체 관련 주요 전방 사업의 모듈-시스템 분야 실증체계를 구축하고 있으며 기업 맞춤형 컨설팅과 기술 자문을 지원한다. 안성일 KTC 원장은 “이번 업무협약을 통해 경기도 중점 육성사업인 반도체 산업 협력체계를 구축해 지역혁신에 동참하고, 중소벤처기업의 수출 지원을 통해 동반성장 할 수 있도록 전력을 기울이겠다”고 말했다.
-
[미국] 캐딜락 프러덕츠 패키징(CPPC), ISO 9001:2015 및 FSSC 22000 인증 획득미국 필름 및 래미네이션 제조기업 캐딜락 프러덕츠 패키징(Cadillac Products Packaging Company, CPPC)에 따르면 철저한 감사를 통해 ISO 9001:2015 및 FSSC 22000 인증을 획득했다.미국 일리노이주 패리스(Paris)에 있는 CPPC의 필름 공장이 등록기관 DQS로부터 FSSC 및 ISO 인증을 받은 것이다.CPPC가 인증을 획득함으로써 의료 및 제약을 포함한 많은 시장에서 사용할 필름의 품질과 안전을 보장하고 있음을 입증하게 됐다.또한 효과적인 품질 경영 시스템(quality management system, QMS)을 통해 품질에 대한 지속적인 노력과 개선 의지를 보여줬다. 이러한 노력은 BRC&IMS 인증을 기반으로 한다.ISO 인증으로 CPPC 직원의 안전 및 제조 프로세스의 지속적인 개선 뿐 아니라 고객과 최종 소비자를 위한 최고 수준의 제품 품질을 보장하기 위한 기업의 약속을 다시 확인한 것이다.
-
ETRI, 25Gbps·30km 전송가능한 광원소자 상용화국내 연구진과 중소기업이 힘을 모아 초당 250억 개 비트(bit)를 광섬유 케이블을 통해 장거리 전송이 가능한 광원소자를 국내 최초로 상용화하는데 성공했다. 한국전자통신연구원(ETRI)은 광통신 전문기업인 ㈜엘디스와 함께 25Gbps 속도로 30km이상 데이터 전송이 가능한 전계흡수변조형 광원소자 상용화에 성공했다고 밝혔다. 이로써 데이터 트래픽 폭증에 대응하고 5G 이동통신 네트워크 수요에 대응할 수 있는 기술 기반을 다졌다. 그동안 5G 이동통신 등 대용량 통신서비스를 수용하기 위해서는 전류인가방식으로 광원을 직접 변조하여 온·오프해 왔다. 하지만, 이 방식은 광원소자의 전류 충·방전 시간 지연과 이에 따른 변조속도 감소와 신호품질 저하라는 한계가 있었다. ETRI는 이러한 문제점을 해결하고자 전계흡수변조형 광원소자를 개발해 냈다. 이 방식은 일정한 세기로 빛을 방출하는 광원소자의 출력단에 전압인가에 따라 순간적으로 빛을 흡수해 광출력 세기를 조절한다. 이를 통해 연구진은 광원소자의 출력단에 온·오프 신호를 만들 수 있는 전계흡수 변조기(EAM)가 집적된 형태로 제작했다. 기존 직접변조 방식의 문제점이던 변조속도 감소와 신호품질 저하 문제의 해결이 가능해졌다. 전계흡수변조형 광원소자는 현재, 전 세계적으로 소수 기업만 시장공급이 가능해 본 기술개발로 향후 해외수입 의존에서 탈피할 수 있게 되었다. 연구진은 이번 연구결과가 그간 ETRI의 연구개발용 파운드리에서 선도적으로 축적해온 화합물 반도체 기술과 국내 화합물 광반도체 전문 기업체의 양산 기술을 성공적으로 융합한 사례라고 평가했다. 기존 고온에서 광출력세기 및 변조속도 등 광원소자의 성능 면에서는 유리하나 신뢰성이 떨어졌던 In-Al-Ga-As(인듐-알루미늄-갈륨-비소) 화합물 조성을 In-Ga-As-P(인듐-갈륨-비소-인) 조성으로 바꿨다. 향후 기업의 양산공정에서 신속한 사업화 고려와 초기 신뢰성 확보에 유리하게 변경한 전략이 주효했다. 현재까지 ㈜엘디스 양산공정에서 제작된 전계흡수변조형 광원소자는 상온뿐만 아니라 55℃ 고온에서도 25Gbps 전송이 가능하다. 아울러, 데이터센터 내부 네트워크에 적용할 수 있는 100Gbps급 변조속도도 확보했다. 글로벌 경쟁제품과 동등한 수준이다. ㈜엘디스는 우선 25Gbps급 제품에 대한 양산 수율을 높여 국내·외 5G 시장에 공급하고, 내년 상반기 목표로 100Gbps급 제품을 출시한다는 목표이다. 향후, ETRI와 ㈜엘디스는 전계흡수변조형 광원소자의 성능 향상과 다각화를 통해 제품경쟁력 강화에도 지속적으로 협력할 계획이다. 반도체 공정 이후 특성 및 신뢰성 등 평가기술과 광모듈 적용을 통한 성능 최적화 등에도 노력할 계획이다. ETRI 이종진 광패키징연구실장은“연구진의 선행연구 성과가 기술 상용화로 이어진 우수한 사례라 의미가 크다 생각한다. 사업화 과정에서도 지속적인 협력을 통해 세계 최고의 제품이 되도록 지원하겠다”고 밝혔다. ETRI 한영탁 기술이전 책임자도“공정 변수에 매우 민감한 화합물 광반도체의 경우 안정적인 파운드리 운영이 관건이다. 연구진의 파운드리가 세계 최고의 성과물을 창출할 수 있도록 노력하겠다”고 말했다. ㈜엘디스의 조호성 대표는 "그간의 정부의 소·부·장 산업 육성정책이 조금씩 결실을 보고 있다. EML과 같은 고부가가치 광원에 대한 국산화 성공을 계기로 국내 화합물 광반도체 전문 기업체가 대외 기술격차를 해소하고, 국산 광원소자로 해외시장에 진출하는 등 좀 더 많은 성과를 낼 수 있도록 정부출연연구원과 정부의 지속적인 지원이 필요하다”고 설명했다. 본 성과는 과학기술정보통신부‘데이터센터 통신용량 증대를 위한 저전력 On-Board 집적 400Gbps 광송수신 엔진 기술’과제와‘데이터센터 내부 네트워크용 800Gbps 광트랜시버 개발’과제를 통해 이루어졌다.
-
ETRI, 빛을 이용한 초고속 광입출력 반도체 개발국내 연구진이 반도체를 기존 전기적 신호가 아닌, 빛으로 연결하는 광반도체(실리콘 포토닉스) 핵심 기술을 개발했다. 4차 산업혁명의 시대, 폭증하는 데이터 트래픽을 수용하고, 광통신 시대를 선도하는 데 큰 도움이 될 전망이다. 한국전자통신연구원(ETRI)이 차세대 데이터센터, 고성능 컴퓨팅 네트워크에서 1초에 100기가(100Gbps)의 데이터를 전송할 수 있는 실리콘 포토닉스 광반도체 칩과 관련 모듈을 개발했다고 밝혔다. 그동안 활용했던 초고속 광통신 모듈의 경우, 여러 개별 광소자들을 조립·패키징하는 방식으로 제작하여, 채널이 증가할수록 비용이 증가하고 전송용량 증대와 장비 소형화에 어려움이 있었다. 또한, 전기신호로 데이터를 입·출력할 경우, 대역폭 한계와 과도한 소모전력으로 채널당 50Gbps 수준, 전송 거리 수십 cm 정도의 한계가 있었다. 하지만, ETRI 연구진이 개발한 광반도체 기술을 활용하면 저비용으로도 전송용량과 거리를 획기적으로 높일 수 있다. 연구진이 개발한 실리콘 광 송신 칩은 2.9x7.3mm, 광 수신 칩은 2.9x3.4mm의 크기로, 기존의 개별 광소자 조립 방식 대비 20% 수준으로 소형화가 가능하다. 이러한 소형화를 통해 여러 광소자를 하나의 칩으로 집적, 데이터센터, 고성능 컴퓨팅, AI 네트워크에서 데이터가 증가함에 따라 발생하는 전자 반도체 칩의 통신 입·출력 성능 확장 문제를 해결할 수 있다. 반도체의 성능도 획기적으로 개선했다. 연구진의 광반도체 칩을 이용할 경우, 채널당 100Gbps의 속도로 2km까지 전송할 수 있다. 기존 전자 반도체 칩 전송속도의 2배 수준이다. ETRI는 저전압으로 채널당 100Gbps 속도로 데이터 전송이 가능한 세계 최고 수준의 실리콘 광변조기와 전계 강도를 높여 고속 동작이 가능한 독창적 구조의 광검출기, 초고속 신호처리 및 신호 무결성 회로 설계 기술을 통해 이번 성과를 낼 수 있었다고 밝혔다. 연구진은 이번에 개발한 광반도체 핵심기술을 활용, ㈜오이솔루션과 함께 데이터센터에서 2km 전송이 가능한 100Gbps 광트랜시버 모듈을 공동으로 개발했다. 또한, 4개 채널을 연계해 400Gbps급 성능을 내는 광인터커넥션 모듈도 함께 개발해 활용성을 검증했다. 이번 성과는 그 연구 우수성을 인정받아 광통신 분야 최고 권위지인 옵팁스 익스프레스(Optics Express)에 5편의 논문이 게재되었으며, 국내외 특허 출원 35여 건, 기술이전 3건 등 광반도체 관련 연구를 주도하고 있다. ETRI 김선미 네트워크연구본부장은 “본 기술은 초고속 대용량 광연결을 이루는 핵심 기술이다. 클라우드, 인공지능 및 초실감 미디어 서비스 등에 필요한 광 기술을 선도적으로 개발해 향후 테라비트 속도의 빛으로 연결되는 시대의 주역이 되겠다”라고 말했다. ㈜오이솔루션의 이원기 부사장은 “데이터센터는 초고속 고집적 광통신 기술이 필요하고 기술적 장벽이 높아 국내기업이 진출하기 어려운 시장이다. 본 기술개발을 통해, 가장 큰 광통신 시장인 글로벌 데이터센터 시장에 진출하기 위한 실리콘 포토닉스 원천기술을 확보하게 되었다.”고 밝혔다. 연구진은 향후, 광반도체 칩의 채널당 속도를 200Gbps, 전송용량도 1.6Tbps까지 향상시키는 한편 소모전력은 기존의 절반 이하, 크기는 약 1/9 이상으로 줄이기 위한 후속 연구를 추진할 예정이다. 본 기술은 과학기술정보통신부 “광 클라우드 네트워킹 핵심기술 개발”의 일환으로 개발되었다.
-
[감비아] 아프리카대륙자유무역지대(AfCFTA) 사무국, 오랫동안 기다려온 범 아프리카 결제 및 결제 시스템 PAPSS 출시미국 JEDEC 솔리드 스테이트 기술 협회(JEDEC Solid State Technology Association)에 따르면 2022년 1월 27일 고대역폭 메모리(HBM, High Bandwidth Memory) DRAM 표준의 차기 버전 JESD238 HBM3 표준을 발표했다. HBM3는 더 높은 대역폭, 더 낮은 전력 소비, 영역당 용량은 그래픽 처리 및 고성능 컴퓨팅 및 서버를 포함해 솔루션의 시장 성공에 필수적인 어플리케이션에 사용되는 데이터 처리 속도를 높이기 위한 혁신적인 접근방식이다.이 사양을 개발하기 위해 JEDEC 회원들과 협력을 통해 시장을 선도하는 컴퓨팅 플랫폼을 최적화하기 위해 첨단 메모리 스태킹 및 패키징 솔루션을 제공해온 마이크론(Micron)의 오랜 역사를 활용했다.JESD238 HBM3 표준의 주요 속성은 HBM2의 입증된 아키텍처를 더 높은 대역폭으로 확장한다. 또한 HBM2 세대의 핀당(per-pin) 데이터 속도를 2배로 하고 장치당 819GB/s에 해당하는 최대 6.4Gb/sdml 데이터 속도를 규정하고 있다.그리고 독립 채널수를 8(HBM2)에서 16으로 2배로 늘린다. 채널당 2개의 유사 채널을 가진 HBM3는 사실상 32채널을 지원한다. 4-high, 8-high, 12-high TSV 스택을 지원하며 향후 16-high TSV 스택으로 확장할 수 있다.메모리 레이어당 8Gb ~ 32Gb를 기반으로 하는 광범위한 밀도를 지원하고 4GB (8Gb 4-high)에서 64GB (32Gb 16-high)까지 장치 밀도를 포괄하고 있다. 1세대 HBM3 장치는 16Gb 메모리 레이어를 기반으로 할 것으로 예상된다.높은 플랫폼 수준의 RAS(신뢰성, 가용성, 서비스 가능성)에 대한 시장 요구를 해결하기 위해 HBM3는 실시간 오류 보고 및 투명성뿐만 아니라 강력한 기호 기반 ECC 온다이(On-Die)를 도입한다.호스트 인터페이스에 관한 로우 스윙(0.4V) 신호 및 더 낮은 (1.1V) 작동 전압을 사용한 에너지 효율성을 향상시킨다. JEDEC은 마이크로일렉트로닉스 산업 표준 개발의 글로벌 리더로 한국의 삼성전기, 삼성전자, SK 하이닉스를 포함해 약 340개의 회원사들로 구성돼 있다.이들을 대표하는 수천명의 자원 봉사자들이 100개 이상의 JEDEC 위원회에서 함께 활동한다. 산업 분야, 제조업체, 소비자 등 모두의 요구 사항을 충족시키기 위해 노력하고 있다.
-
[미국] JEDEC 솔리드 스테이트 기술 협회, 고대역폭 메모리(HBM) DRAM 표준의 차기 버전 JESD238 HBM3 표준 발표미국 JEDEC 솔리드 스테이트 기술 협회(JEDEC Solid State Technology Association)에 따르면 2022년 1월 27일 고대역폭 메모리(HBM, High Bandwidth Memory) DRAM 표준의 차기 버전 JESD238 HBM3 표준을 발표했다.HBM3는 더 높은 대역폭, 더 낮은 전력 소비, 영역당 용량은 그래픽 처리 및 고성능 컴퓨팅 및 서버를 포함해 솔루션의 시장 성공에 필수적인 어플리케이션에 사용되는 데이터 처리 속도를 높이기 위한 혁신적인 접근방식이다.이 사양을 개발하기 위해 JEDEC 회원들과 협력을 통해 시장을 선도하는 컴퓨팅 플랫폼을 최적화하기 위해 첨단 메모리 스태킹 및 패키징 솔루션을 제공해온 마이크론(Micron)의 오랜 역사를 활용했다.JESD238 HBM3 표준의 주요 속성은 HBM2의 입증된 아키텍처를 더 높은 대역폭으로 확장한다. 또한 HBM2 세대의 핀당(per-pin) 데이터 속도를 2배로 하고 장치당 819GB/s에 해당하는 최대 6.4Gb/sdml 데이터 속도를 규정하고 있다.그리고 독립 채널수를 8(HBM2)에서 16으로 2배로 늘린다. 채널당 2개의 유사 채널을 가진 HBM3는 사실상 32채널을 지원한다. 4-high, 8-high, 12-high TSV 스택을 지원하며 향후 16-high TSV 스택으로 확장할 수 있다.메모리 레이어당 8Gb ~ 32Gb를 기반으로 하는 광범위한 밀도를 지원하고 4GB (8Gb 4-high)에서 64GB (32Gb 16-high)까지 장치 밀도를 포괄하고 있다. 1세대 HBM3 장치는 16Gb 메모리 레이어를 기반으로 할 것으로 예상된다.높은 플랫폼 수준의 RAS(신뢰성, 가용성, 서비스 가능성)에 대한 시장 요구를 해결하기 위해 HBM3는 실시간 오류 보고 및 투명성뿐만 아니라 강력한 기호 기반 ECC 온다이(On-Die)를 도입한다.호스트 인터페이스에 관한 로우 스윙(0.4V) 신호 및 더 낮은 (1.1V) 작동 전압을 사용한 에너지 효율성을 향상시킨다. JEDEC은 마이크로일렉트로닉스 산업 표준 개발의 글로벌 리더로 한국의 삼성전기, 삼성전자, SK 하이닉스를 포함해 약 340개의 회원사들로 구성돼 있다.이들을 대표하는 수천명의 자원 봉사자들이 100개 이상의 JEDEC 위원회에서 함께 활동한다. 산업 분야, 제조업체, 소비자 등 모두의 요구 사항을 충족시키기 위해 노력하고 있다.